半导体设备职业专题：封测职业多重β演绎长时刻生长逻辑

　　封装测验是半导体工业链的重要组成部分，在工业链环节中首要进行已制作完结的集成 电路裸晶圆的封装与检测作业，包括封装与测验两个首要环节，是集成电路制作的后道 工序。其间，封装首要是将芯片进行表里电气衔接以及为芯片供应外部物理维护，测验 则首要针对晶圆和制品芯片进行各项参数的检测，终究为客户供应无缺的、可出售的芯 片制品。

　　详细而言，封装首要是将出产出来的合格晶圆进行切开、焊线、塑封，使芯片电路与外 部器材完结电气衔接，为芯片供应机械物理维护。封装有着安放、固定、密封、维护芯 片和增强电热功用的效果，可以削减空气中的微粒等外部环境对裸芯片电气功用的影响； 此外，经过将芯片上的接点用导线衔接到封测外壳的引脚上，这些引脚又经过印制板上 的导线与其他器材树立衔接，完结内部芯片与外部电路的衔接。经过封装的芯片可以在 更高的温度环境下作业，抵挡物理危害与化学腐蚀，带来更佳的功用体现与耐用度，同 时也更便于运送和装置。

　　测验首要分为晶圆测验（CP）、终究测验（FT），是节省本钱、验证规划、监控出产、保 证质量、剖析失效以及辅导运用的重要手法：  CP 测验：因为工艺原因会引进各种制作缺点，导致晶圆上的裸 Die 中会有必定量 的残次品，CP 测验的意图便是在封装前把封装好的芯片放在各种环境下，经过探 针与芯片上的焊盘触摸，测验其电气特性（如运转速度、功耗、频率等），符号出 不合格的芯片，把正常作业的芯片依照电气特性分为不同的等级，减缩后续封测 的本钱，常运用于功用测验与功用测验中； FT 测验：亦即封装后制品测验，是芯片出厂前的终究一道检测。在 CP 测验完毕 后，会对晶圆进行切开，将无缺且合格的芯片进行封装，进程中可能会引进新的缺 陷（如键合差错、封装资料质量问题），因而在芯片完结封装后需求对其进行 FT 测验才干终究发货。

　　封装和测验是集成电路中的重要组成部分，半导体封装测验的商场规划在全球半导体市 场中约占 10%~15%。据 WSTS，在 5G、新能源、HPC 等多种需求驱动下，2022 年全 球半导体商场规划在阅历了 2021 年的高度缺芯后仍坚持了 4.40%的添加，全体商场规 模达 5801.26 亿美元。尽管因为周期改变的原因，2023 年全体半导体商场有必定压力， 但未来跟着云核算、大数据、元世界、可穿戴设备等新式商场和运用的快速添加，全球半导体商场规划有望继续坚持较高的添加水平。而全球半导体封装测验的商场规划约占 全球半导体商场规划的 10%~15%，未来有望获益于半导体职业的全体生长而坚持稳定 添加。

　　我国封测工业有望坚持高于全球平均水平的速度添加。一方面在半导体产品的浸透率和 掩盖规划不断加大的驱动下，据汇成股份招股说明书，全球半导体封装测验商场职业销 售额从 2016 年的 510.00 亿美元坚持平稳添加至 2020 年的 594.00 亿美元，估计 2025 年有望到达 722.70 亿美元；其间，我国大陆的半导体封装测验商场规划全体增速 高于全球，2016~2020 年间复合增速达 12.54%，估计 2021~2025 年间仍将坚持 7.50% 的复合增速。

　　半导体封装首要依据键合架构和基板原料进行分类，如传统封装中 WB 封装便是引线键 合+IC 基板的办法，若无 IC 基板则为 COB，有 IC 基板+倒装则为 FC 类封装。从 DIP、 SOP、QFP、PGA、BGA 到 CSP 再到 SIP，半导体封装技能的中心技能方针如引脚数 量、通讯速度、稳定性和可靠性等，一代比一代先进，进入到二维向三维开展的技能通 道中。

　　封装技能有着较为清晰的代际改变，其间先进封装技能与传统封装技能首要以是否选用 焊线（即引线焊接）来区别。传统封装一般运用引线结构作为载体，选用引线键合互连 的办法进行封装，即经过引出金属线完结芯片与外部电子元器材的电气衔接；传统封装 首要是将晶圆切开为晶粒（Die）后，使晶粒贴合到相应的基板架的小岛（LeadframePad） 上，再运用导线将晶片的接合焊盘与基板的引脚相连（WireBond），完结电气衔接，最 后用外壳加以维护（Mold，或 Encapsulation），典型封装办法有 DIP、SOP、TSOP、 QFP 等。 而先进封装首要是选用倒装等键合互连的办法来完结电气衔接，首要包括倒装 （FlipChip），凸块（Bumping），晶圆级封装（Wafer level package，WLP），2.5D 封 装（interposer，RDL 等），3D 封装（TSV）等封装技能。实践上先进封装首要的“干 系”技能首要为 WLP、2.5D 封装和 3D 封装，但因为客户的需求多元化、定制化的快 速开展，近年来如台积电的 InFO、CoWoS，日月光的 FoCoS，Amkor 的 SLIM、SWIFT 等细分技能不断呈现。

　　环绕芯片的体积和功用的功率前进，封装技能阅历了三次严重改造，现在正处于第四、 第五阶段的要害晋级时期。半导体封装的三次严重改造别离为：第一次是在 20 世纪 80 年代从引脚刺进式封装到外表贴片封装，它极大地前进了印刷电路板上的拼装密度；第 二次是在 20 世纪 90 年代球型矩阵封装的呈现，满意了商场对高引脚的需求，改进了半 导体器材的功用；芯片级封装、体系封装等是现在第三次改造的产品，其意图便是将封 装面积减到最小。

　　封装技能晋级的三个中心方向：元件→体系，单芯片→多芯片，平面→立体。从 XY 轴 向 Z 轴开展的进程中，半导体产品呈现了体系级封装（SiP）等新的封装办法，从技能 完结办法呈现了倒装（Flip Chip），凸块（Bumping），晶圆级封装（Wafer level package）， 2.5D 封装（interposer，RDL 等），3D 封装（TSV）等先进封装技能，如台积电为客户 供应的 Chiplet 封装技能 CoWoS 便是依据 2.5D 封装体系内 interposer 的技能，在硅中 介层上刻蚀μm 级 wire 和 TSV 通孔。现在，全球封装职业的干流技能处于以 CSP、 BGA 为主的第三阶段，并向以倒装封装（FC）、凸块制作（Bumping）、体系级封装（SiP）、 体系级单芯片封装（SoC）、晶圆级体系封装-硅通孔（TSV）为代表的第四阶段和第五 阶段封装技能跨进。

　　先进封装技能经过以点带线的办法完结电气互联，完结更高密度的集成，大大减小了对 面积的糟蹋，使得芯片制品可以完结更小的体积、更高的良率、更好的散热和更高的集 成度的方针，近年来商场规划和运用快速扩展， 据 Yole，2021 年，全球先进封装商场 规划超 300 亿美元，估计 2027 年可达近 600 亿美元。

　　高端封装（High-End）愈加获益于全体通讯和 AI算力体系关于体积和散热的要求前进， 5G 技能遍及添加了高端封装需求，5G 芯片组较依靠先进封装技能，来完结高功用、小 尺度和低功耗。一起因为 AI 芯片组需求运算速度更快的内核、更细巧的外形以及高能 效，AI 商场的不断扩张推动先进封装职业的添加。据 Yole 核算，2021 年全球高端封装 商场规划达 27.38 亿美元，其间手机&消费、通讯&电信根底设施别离为 6.10、21.20 亿 美元，估计 2027 有望别离添加至 22.79、54.38 亿美元，2021~2027E 的复合增速可达 25%、17%。

　　先进封装现已成为兵家必争之地，代工厂、IDM、封测厂继续加大投入，已接连完结部 分中心技能的布局，晶圆厂和 IDM 阵营以硅片加工完结互联为主，可供应更高速的衔接 和更好的拓展性，如台积电的 CoWoS、Intel 的 EMIB；封装厂阵营则尽力削减硅片加 工需求，提出更有廉价、更有性价比的计划，如日月光的 FOSoC、长电的 FDSOI 等， 晶圆与封装的相互浸透实践促成了更严密的协作。

　　半导体测验是半导体质量操控的重要环节，关于芯片制作而言，有缺点的芯片能发现的 越早越好。在芯片范畴有个十倍规律，从规划→制作→封装测验→体系级运用，每晚发 现一个环节，芯片公司毛骨悚然的本钱将添加十倍。 芯片测验分两个阶段，一个是 CP（Chip Probing）测验，也便是晶圆（Wafer）测验， 别的一个是 FT（Final Test）测验，也便是把芯片封装好再进行的测验。晶圆测验（CP） 可以在芯片封装前把坏的芯片拣选出来，以削减封装和后续测验的本钱，制品测验（FT） 则是在芯片封装后依照测验标准对电路制品进行全面的电路功用检测以挑选出合格的 制品芯片交付给下流用户。半导体产品开发的成功与失利、产品出产的合格与不合格、 产品运用的优异与不良均需求验证与测验，一起工艺改进和良率前进相同需求测验环节 反应的方针参数的支撑。

　　晶圆测验（Chip Probing，简称 CP）：是指经过探针台和测验机的合作运用，对晶圆上 的裸芯片进行功用和电参数测验，测验项目一般包括电压、电流、时序和功用的验证。 可以用来检测晶圆厂制作的工艺水平。晶圆制作完结之后，因为没有进行划片封装，芯 片的管脚悉数在外，这些极微小的管脚需求经过更细的探针台来与测验机台衔接。 CP 的难点是如安在最短的时刻内挑出坏的裸 die。 晶圆测验进程：探针台将晶圆逐片主动传送至测验方位，芯片的端点经过探针、专用连 接线与测验机的功用模块进行衔接，测验机对芯片施加输入信号并收集输出信号，判别 芯片功用和功用是否到达规划标准要求。测验成果经过通讯接口传送给探针台，探针台 据此对芯片进行打点符号，构成晶圆的 Mapping，即晶圆的电性测验成果，并在切开后 进行挑选。

　　制品测验（Final Test，简称 FT）：是指经过分选机和测验机的合作运用，对封装完结 后的芯片进行功用和电参数测验。分选机将被测芯片逐一主动传送至测验工位，被测芯 片的引脚经过测验工位上的基座、专用衔接线与测验机的功用模块进行衔接，测验机对 芯片施加输入信号并收集输出信号，判别芯片功用和功用是否到达规划标准要求。测验 成果经过通讯接口传送给分选机，分选机据此对被测芯片进行符号、分选、收料或编带。 芯片制品测验体系一般由测验机、分选机、测验座组成。FT测验一般分为ATE（Automatic Test Equipment）测验和 SLT（System Level Test）测验，需求 Tester（ATE）+ Handler + Socket，要完结 FT 测验则需求软硬件条件一起具有。

　　除封测厂本身的测验服务外，第三方测验服务已逐渐成为半导体封装测验的重要弥补， 也是专业化分工继续深化的体现。20 世纪 90 年代电子产品首要是家电、玩具、挂钟等， 所需芯片首要以 COB 封装为主，对质量的要求相对较低，IDM 厂、封测厂可直接完结 相应测验；跟着电子终端品在 21 世纪以来逐渐向手机、数码类产品开展，其所需芯片 制程也不断前进，无论是晶圆制作仍是封装环节关于良品率的前进难度继续添加，需求 进一步用更高精度和更高功率（如主动化测验）的测验来完结工艺改进和良率操控，半 导体商场第三方独立测验商逐渐开展起来，本质上是半导体职业继续进行专业化分工的 体现。

　　专业测验商场需求继续扩展。据伟测科技招股说明书，集成电路测验本钱约占规划营收 的 6%-8%，2021 年我国大陆的测验服务商场规划约为 300 亿元，全球的商场规划为 892 亿元。2025 年，预期全球测验服务商场将到达 1094 亿元，其间，我国测验服务市 场将到达 550 亿元，占比 50.3%。

　　先进制程+先进封装关于良率的应战进一步扩展了高端测验服务的需求。跟着物联网、 云核算、人工智能、新能源轿车等范畴新式运用终端的呈现，对低功耗、低本钱、小尺 寸芯片的需求大大上升，高功用 SoC 以及选用 SiP 封装工艺的芯片逐渐成为商场干流。 以 SoC 为例，SoC 经过嵌入中央处理器、存储器以及外围电路等到达高效集成的功用 体现。高端 SoC 的结构极端杂乱，有必要针对性的开发测验计划，验证各个功用的有用 性，跟着单颗 SoC 芯片的价值量越来越高，为之配套的测验服务的重要性越发杰出， 测验难度大幅上升，测验时刻也越来越长，有望前进测验费用在总本钱中的份额。

　　全球竞逐先进封装职业，半导体职业迎来新改造。摩尔规律自从 7nm 工艺节点今后发 展速度逐渐放缓，怎么打破约束继续推动芯片功用前进、本钱下降成为了半导体职业技 术开展的中心关注点，当时各项技能中 Chiplet、2.5D/3D 先进封装已逐渐老练，部分龙 头已选用 Chiplet+先进封装的办法推动产品技能迭代。 在先进封装范畴，有两条由运用驱动的技能途径。其首要方针之一是前进互联密度，从 而处理芯片之间的通讯带宽，代表产品是依据 2.5D/3D 高档封装的 HBM DRAM 接口标 准，运用 HBM 可以将 DRAM 和处理器（CPU，GPU 以及其他 ASIC）之间的通讯带宽 大大前进，然后缓解这些处理器的内存墙问题。现在，HBM 现已成为高端 GPU 的标配， 一起也运用于部分针对云端处理的 AI 芯片（例如谷歌的 TPU）中。 除此之外，另一条技能途径是 Chiplet，即在封装体系里边不再运用少量的大芯片做集 成，而是改用数量更多可是尺度更小的芯片粒（Chiplet）作为基本单位。 Chiplet（芯粒）是一种可平衡核算功用与本钱，前进规划灵敏度，且前进 IP 模块经济 性和复用性的新技能之一。Chiplet 完结原理好像搭积木相同，把一些预先在工艺线上 出产好的完结特定功用的芯片裸片，再将这些模块化的小芯片（裸片）互连起来，经过 先进的集成技能（如 3D 集成等）集成封装在一起，然后构成一个异构集成体系芯片。

　　Chiplet 技能是一种经过总线和先进封装技能完结异质集成的封装办法。Chiplet 封装 带来的是对传统片上体系集成形式的改造，首要体现在：（1）良率前进：下降单片晶圆 集成工艺良率危险，到达本钱可控，有规划弹性，可完结芯片定制化；（2）Chiplet 将 大尺度的多中心的规划，涣散到较小的小芯片，更能满意如今高效能运算处理器的需求； （3）弹性的规划办法不只前进灵敏性，且可完结包括模块拼装、芯片网络、异构体系与 元件集成四个方面的功用，然后进一步下降本钱（例如某些关于逻辑功用需求不高的模 组可以运用老练工艺）并前进功用。

　　依据小芯片的面积优势，Chiplet 可以大幅前进大型芯片的良率。现在在高功用核算、 AI 等方面的巨大运算需求，推动了逻辑芯片内的运算中心数量快速上升，与此一起，配 套的 SRAM 容量、I/O 数量也在大幅前进，使得整个芯片不只晶体管数量暴升，芯片的 面积也不断增大。经过 Chiplet 规划将大芯片分红更小的芯片可以有用改仁慈率，一起 也可以下降因为不良率而导致的本钱添加，多芯片集成在越先进工艺下(如 5nm)越具有 显着的优势，因为在 800mm²面积的单片体系中，硅片缺点导致的额定本钱占总制作成 本的 50%以上。

　　依据芯片组成的灵敏性，Chiplet 能下降芯片制作的本钱。一颗 SoC 包括不同的核算单 元，一起也有 SRAM、各种 I/O 接口、模仿或数模混合元件，其间逻辑核算单元一般依 赖于先进制程前进功用，其他部分关于制程工艺的要求并不高，有些即便选用老练工艺， 也可以发挥很好的功用。因而，将 SoC 进行 Chiplet 化之后，不同的芯粒可以依据需 要来挑选适宜的工艺制程分隔制作，然后再经过先进封装技能进行拼装，不需求悉数都 选用先进的制程在一块晶圆上进行一体化制作，这样可以极大的下降芯片的制作本钱。

　　现在可运用于 Chiplet 的封装处理计划首要是 SIP、2.5D 和 3D 封装。其间，2.5D 封装 技能开展现已十分老练，而且现已广泛运用于 FPGA、CPU、GPU 等芯片傍边，近年 来，跟着 Chiplet 架构的鼓起，2.5D 封装也成为了 Chipet 架构产品首要的封装处理方 案。其最大特征是选用 Interposer (中介层) 做为整合前言，首要作为放置于其上的小芯 片间的通讯互联，以及芯片们与载板间的联合。

　　2.5D 封装让芯片的互联变得愈加高效，使得不同用处的芯片可以在运用不同节点的制 程制作后进行集成，大幅下降规划难度和加工本钱、前进芯片良率，一起在制程迭代进 度趋缓的布景下让摩尔规律的接连成为可能。此外，为了节省芯片面积，封装也将在此 根底上，从 2D/2.5D 转向 3D 堆叠。从研制的视点来看，因为不同技能节点的 IP 核 搬迁时刻本钱较高，而运用 Chiplet 技能可以只迭代一个芯片模组中的部分中心，然后 到达在时刻和资金层面节省研制本钱的意图。此外，还有 HD-FO (High density Fan-out) 封装技能，现在虽仍仅运用在较根底的异质元件整合 (如逻辑 IC 与 HBM 的整合)，但 随技能继续前进调配其低本钱优势，未来可能有时机进一步成为 Chiplet 选用者的另一 封装挑选。 3D 封装可以协助完结 3DIC，即芯粒间的堆叠和高密度互联，可以供应更为灵敏的规划 挑选。可是，3D 封装的技能难度也更高，现在首要英特尔和台积电把握 3D 封装技能并 完结商用。

　　跟着 Chiplet 运用的快速推行，封测职业的技能和本钱壁垒将得到前进，高端先进封装 或将集中于少量 OSAT 龙头及台积电、英特尔等供应封装服务的晶圆厂。曩昔，封测行 业在集成电路工业链的下流，毛利率和竞赛壁垒均低于上游环节。未来，Chiplet 所带 动的 2.5D 封装/3D 堆叠技能含量或将远高于传统封装，先进封装的毛利率或将超越 40%，高盈余才能又将进一步赋能企业前进研制及本钱投入强度，从而构成强者恒强的 局势；因而，咱们判别，高端先进封装商场或将集中于几家封测龙头及晶圆厂。

　　Chiplet 交融了晶圆厂部分中后道技能，所以台积电为代表的晶圆厂推出了封装处理方 案，但 Chiplet 大都环节仍是依据传统和先进封装，封装厂的经历堆集和制作加工特别 重要。一起，晶圆加工注重通用和归一，而封装注重客户个性化需求，能灵敏开展各类 封装技能特长，快速供应满意商场需求的 Chiplet 产品，封装厂开展 Chiplet 大有可为 之处。

　　在全球半导体高速开展的布景下，我国半导体商场添加特别迅猛，在全球半导体商场中 占有重要位置，但自供才能缺乏和全球性事情的扰动大幅前进我国半导体国产化需求， 特别是中美联系改变、工业链价值分配重构竞赛加重的当下，前进我国半导体工业链自 主可控才能的需求更为火急。据 IC Insight，2021 年国内半导体公司产值全球市占率仅 6.1%，占国内 IC 商场规划仅 16.7%。供需之间巨大的距离是我国半导体职业当时亟待 处理的重中之重，设备、资料的国产化率也较低，较大程度影响到了我国半导体工业链 的安全。

　　巨大的商场+较低的半导体国产化水平，叠加愈演愈烈的 AI 浪潮年代机会，我国半导体 工业有望迎来总量添加+国产化率的年代机会。自 2022 年年末以来，以 ChatGPT 为首 的 AI 大模型成为社会热门，技能改变和运用落地一日千里，各家头部互联网厂商、科 研院所、政府安排都在加大对 AI 大模型的投入，未来 AI 大模型的练习和推理运用有望 成为社会开展的中心引擎之一。2023 年 4 月 19 日在华为第 20 届全球剖析师大会上， 华为估计到 2030 年全球通用算力添加 10 倍到 3.3ZFLOPS，人工智能算力添加 500 倍 超越 100ZFLOPS，未来算力将成为社会开展的中心支柱，相应的算力芯片将成为开展 底座。

　　我国高度注重数字我国相关范畴开展。4 月 17 日国家超算互联网作业发动会主张建立 国家超算互联网联合体，未来科技部将经过超算互联网建造，打造国家算力底座，促进 超算算力的一体化运营。4 月 18 日我国建立 GPT 工业联盟，中心单位为移动、电信、 联通、广电等，国家队加快推动 AI 模型标准化开展，硬件国产化有望进一步深化。

　　值得注重的是，一方面是已然降临的年代机会，一方面是我国依然受海外科技约束，更 为火急需求推动除先进制程以外的算力硬件前进计划——Chiplet。Chiplet 被视为我国 与国外距离相对较小的先进封装技能，有望带领我国半导体工业在后摩尔年代完结质的 打破。因为外部环境的影响，我国难以以正常途径获取算力芯片，在芯片制作方面也受 到多种约束，如咱们前文所述的 Chiplet 先进封装可以必定程度下降芯片关于先进制程 的依靠，经过相对老练的芯片制程和相对较好的本钱优势来完结近似先进制程的归纳效 果，必定程度上可以下降我国 AI 算力芯片工业所受科技约束的负面影响，未来 Chiplet 工业有望成为国内半导体工业的要害方向。以壁仞科技和寒武纪为例，壁仞科技 BR100 系列通用 GPU 芯片针对选用 7nm 制程，并立异性运用 Chiplet 与 2.5D CoWoS 封装技 术，统筹高良率与高功用，中心功用达全球领先水平，相较市售干流产品完结 3 倍以上 的功用前进；寒武纪则是依据 7nm 制程工艺开宣布思元 370，是公司首款选用 Chiplet （芯粒）技能的 AI 芯片，集成了 390 亿个晶体管，最大算力高达 256TOPS(INT8)，是 寒武纪第二代产品思元 270 算力的 2 倍。

　　封测是景气的晴雨表，受景气的影响较为显着。依据下流需求、产能扩张和库存改变三 大维度，咱们一般将半导体职业划分为 8-10 年的要害产品大周期（中心为新产品的总 量、浸透率和单运用半导体价值量）、3-5 年的产能中周期（中心为晶圆厂、封测厂的资 本开支与产能扩张进展）以及 3-5 个季度的库存短周期（中心为下流运用的季度性库存 状况）。 职业下行渐近结尾，封测有望首先感触职业“暖气”。依据三大周期维度剖析，当时处于 2019 年年中起的新一轮大周期中的第一轮中型周期结尾、第二轮中型周期起点的过渡 阶段。一方面下流需求跟着 2023 年社会经济活动逐渐康复进入复苏阶段，另一方面中 游产能扩张已逐渐降速，降价、减产、计提接连进行，供需联系有所改进，2023 年以来 半导体月度出售金额增速已进入加快下滑阶段，2023 年 2、3 月出售金额为 397.0、 398.3 亿美元，同比下滑-20.66%、-21.25%，半导体职业景气下行期已进入后半段。未 来，跟着 AI 运用的迸发，职业有望进入下一轮添加周期，全体景气的复苏有望驱动封 测职业逐渐改进运营状况。

　　从需求盯梢而言，尽管难言回转，但复苏节奏坚持稳健。全球政治形势依旧动乱，但随 着我国社会经济活动逐渐走向正常，经济生机有所开释，全体需求呈现改进趋势。 2023Q1 全球智能手机出货量为 2.8 亿部，同比下滑 14.15%，下滑起伏环比 2022Q4 有 所上升；从面板出货口径来看，电视、显示器、笔电、平板的出货量自 2023 年 1 月以 来逐渐改进，平板坚持同比正添加，电视、显示器、笔电的单月下滑起伏也逐渐收窄。 除 3C 类消费品外，跟着 618 购物节的接近，以及传统旺季的到来，我国家电首要产品 如彩电、空调、冰箱、洗衣机的单月产值同比增速逐渐前进，4 月同比增速别离达 13.78%、 13.50%、28.89%、41.70%。

　　需求缓慢复苏逐渐在半导体供应侧有所反映，收入和库存都已逐渐改进。以数据相对高 频的台股 IC 公司为例，台股首要 IC 规划公司的月度收入在 2023 年 1-3 月完结逐渐回 升，当时 IC 规划环节单月同比仍下滑 20%-40%，封测业下滑中枢则相对高，结合台股 IC 规划公司和封测公司的库存来看，现在台股 IC 规划公司季度库存增速快速下滑， 2022Q4、2023Q1 库存增速已转负，别离为-2.46%、-12.12%，已进入去库阶段；一起 台股首要封测公司如日月光、力成相同进入库存增速加快下滑阶段，2023Q1 日月光、 京元电子已转负，别离为-0.62%、-7.06%。从一般传导途径而言，规划公司库存加快去 化后封测公司也将进入去库存阶段，职业全体运营状况已现改进趋势。

　　值得注意的是，结合全球首要电子元件分销商的库存改变和晶圆厂的稼动率改变，咱们 可以观察到两个重要现象：出售口径而言，全球头部分销商大联大在 2023Q1 库存同比 增速转负，国内深圳华强已接连三个季度库存同比增速为负，其他公司全体库存增速中 枢均逐渐下降，仅安富利压力还相对较大；供应视点而言，据 Trendforce 估计，2023Q1 或为全球首要晶圆厂稼动率的底部，考虑到出售口径、规划及封测公司的库存状况，后 续晶圆厂稼动率或将逐渐前进，进一步抬升半导体全体底部区域。

　　（本文仅供参考，不代表咱们的任何出资主张。如需运用相关信息，请参阅陈述原文。）